|
|
FPGA¸ß¼¶¹¤³Ìʦ | [²é¿´¸ü¶àÀàËÆÖ°Î»] |
|
¹¤×÷µØµã |
¡¡±±¾© |
·¢²¼ÈÕÆÚ |
¡¡2008-05-02 |
¹¤×÷ÄêÏÞ |
3Äê¾Ñé |
|
нˮ·¶Î§ |
ÃæÒé | ѧÀúÒªÇó | ±¾¿Æ |
¡¡ |
|
|
|
| ְλÃèÊö |
ְλÀà±ð£º ͨÐż¼Êõ ¼ÆËã»úÈí¡¢Ó²¼þ/»¥ÁªÍø/IT ¹¤×÷µØµã£º ±±¾© ·¢²¼ÈÕÆÚ£º 2008-04-29 ¹¤×÷¾Ñ飺 3-5Äê ×îµÍѧÀú£º ±¾¿Æ ¹ÜÀí¾Ñ飺 ·ñ ¹¤×÷ÐÔÖÊ£º ȫְ ÕÐÆ¸ÈËÊý£º Èô¸É ְλÃèÊö/ÒªÇó£º Ö°Ôð : 1 ¡¢´ÓÊÂͨÐÅÁìÓò FPGA ϵͳÉè¼Æ£» 2 ¡¢±àдÐèÇó·ÖÎöÎĵµ£¬¸ÅÒªÉè¼Æ / ÏêϸÉè¼ÆÎĵµºÍÏàÓ¦µÄ¼¼ÊõÎĵµ£» 3 ¡¢±àд²úÆ·Ó²¼þ´úÂë²¢µ÷ÊÔ£» 4 ¡¢ ·ÂÕæ¡¢ÑéÖ¤Éè¼ÆÄ£¿é ¡£ ְλҪÇó£º 1 ¡¢ 2-3 Äê FPGA ϵͳÉè¼Æ¾Ñ飻 2 ¡¢¾«Í¨ FPGA Æ÷¼þÉè¼ÆÓ¦Óã¬ÊìÁ·Ó¦Óà modelsim µÈ×ۺϷÂÕæ¹¤¾ß£» 3 ¡¢ÊìÁ·Ê¹Óà VHDL/Verilog ½øÐÐ FPGA ´úÂë±àд£» 4 ¡¢Óгɹ¦µÄ²úÆ·¿ª·¢¾Ñ飻 5 ¡¢¾ßÓÐ PDH/SDH ²úÆ·¾ÑéÕßÓÅÏÈ¡£ ÁªÏµ·½Ê½£º .
|
|
| ÔְλµØÖ·£ºµã»÷½øÈëÔµØÖ· |
|
|
|