Ê×Ò³
|
怬
|
×¢²á
|
Ö°°É
|
ÎÒµÄÖ°Âö
|
ÐÐÒµÕÐÆ¸
ְλ¹Ø¼ü×Ö
¹¤×÷µØµã
¹¤×÷Ãû³Æ
¹«Ë¾Ãû³Æ
У԰ÕÐÆ¸
ÕÐÆ¸ ASICǰ¶ËÉè¼Æ¹¤³Ìʦ (ASIC frontend design engineer) ÁúоÊÂÒµ²¿ ¹¤×÷ְλÁбí
Ïà¹ØÖ°Î»
±±¾©ÉñÖÝÌìÂöÍøÂç¼ÆËã»úÓÐÏÞ¹«Ë¾
[
´Ë¹«Ë¾ËùÓÐְλ
]
ASICǰ¶ËÉè¼Æ¹¤³Ìʦ (ASIC frontend design engineer) ÁúоÊÂÒµ²¿
[
²é¿´¸ü¶àÀàËÆÖ°Î»]
¹¤×÷µØµã
¡¡±±¾©
·¢²¼ÈÕÆÚ
¡¡2008-04-16
¹¤×÷ÄêÏÞ
²»ÏÞ
нˮ·¶Î§
ÃæÒé
ѧÀúÒªÇó
˶ʿ
¡¡
ְλÃèÊö
ְλÀà±ð£º µç×Ó/°ëµ¼Ìå/ÒDZíÒÇÆ÷ ¹¤×÷µØµã£º ±±¾© ·¢²¼ÈÕÆÚ£º 2008-04-15 ¹¤×÷¾Ñ飺 ²»ÏÞ ×îµÍѧÀú£º ˶ʿ ¹ÜÀí¾Ñ飺 ·ñ ¹¤×÷ÐÔÖÊ£º ȫְ ÕÐÆ¸ÈËÊý£º Èô¸É ְλÃèÊö/ÒªÇó£º Ö°Î»ÃèÊö ¼ÆËã»ú¡¢Í¨ÐÅ¡¢µç×Ó¹¤³ÌÏà¹Ø×¨ÒµË¶Ê¿¼°ÒÔÉÏѧÀú ¾ßÓÐÔúʵµÄÊý×ÖÂß¼µç·»ù´¡ ÊìϤ½Å±¾ÓïÑÔ±à³Ì£¬ÊìÁ·Ê¹Óà Verilog HDL ÊìϤоƬ×ۺϺͷÂÕæ¹¤¾ß Óи´ÔÓоƬ£¨»ò FPGA £©µÄÉè¼Æ¾ÑéÕßÓÅÏÈ Á¼ºÃµÄ¹µÍ¨ÄÜÁ¦£¬ÄÜÎÞÕϰÔĶÁÏà¹ØÓ¢ÎÄÎÄÏ× ÉÆÓÚѧϰ£¬»ý¼«Ö÷¶¯¡¢ÔðÈÎÐÄÇ¿£¬¸»ÓÚÍŶӺÏ×÷¾«Éñ ÔðÈΣº Êý×ÖÂß¼µç·Éè¼ÆºÍ IP ÕûºÏ Ä£¿é·ÂÕæ¡¢×ÛºÏ FPGA ÑéÖ¤ ÁªÏµ·½Ê½£º Email: loongsonhr@ict.ac.cn ×¢:ÇëÔÚÓʼþÖÐ×¢Ã÷ӦƸְλµÄÃû³Æ»ò±àºÅ Çë×¢Ã÷ÄúËùÒªÉêÇëµÄְλÃû³Æ¡£ Çë×¢Ã÷ÄúµÄ»§¿ÚËùÔڵء£ ÇëÄúÔÚӦƸ²ÄÁÏÉϱêÃ÷£¬´ËְλµÄÐÅÏ¢À´Ô´ÓÚzhaopin.com. ±±¾©ÁúоÖпƼ¼Êõ·þÎñÖÐÐÄÓÐÏÞ¹«Ë¾³ÉÁ¢ÓÚ 2008 Äê 2 Ô£¬ÓÉÎÒ¹úÊ×öͨÓà CPU¡° Áúо 1 ºÅ ¡± µÄÑÐÖÆµ¥Î» --- Öйú¿ÆÑ§Ôº¼ÆËã¼¼ÊõÑо¿Ëù·¢Æð²¢Í¶×Ê´´Á¢¡£¹«Ë¾µÄǰÉíÊÇ 2006 Äê 10 ÔÂ×齨²¢³Ðµ£Áúо²úÒµ»¯ÖØÒªÈÎÎñµÄ ¡° Áúо¼¼Êõ·þÎñÖÐÐÄ ¡± ¡£ ÖпÆÔº¼ÆËãËùÁúоÍŶӾ¹ý¼è¿àµÄ¿ÆÑй¥¹ØºÍ¼¼Êõ»ýÀÛ£¬ÔÚ ¡° ´¦ÀíÆ÷ IP ºË ¡± ¡¢ ¡° ¸ß¶Ë SoC ¼Ü¹¹ºÍÉè¼Æ ¡± ¡¢ ¡° ϵͳ¼¶ÈíÓ²¼þ¿ª·¢ ¡± µÈ IT ÁìÓòµÄÖØÒª·½ÃæÕÆÎÕÁ˾߱¸¹ú¼Ê¾ºÕùÁ¦µÄºËÐļ¼Êõ£¬ ¡° Áúо¼¼Êõ ¡± µÄÄÚº¾ÍÊǶÀÁ¢×ÔÖ÷ÐÅÏ¢»¯ËùÐèµÄºËÐļ¼ÊõºÍÒþ²ØÔÚºËÐļ¼Êõ±³ºóµÄ´´ÐÂÄÜÁ¦¡£ ±±¾©ÁúоÖпƼ¼Êõ·þÎñÖÐÐÄÓÐÏÞ¹«Ë¾¶¨Î»ÓÚ ¡° Áúо¼¼Êõ ¡± µÄÔ´Í·£¬ÒÔÊг¡ÐèÇóΪµ¼Ïò£¬Í¨¹ýÉîÈëÃÜÇеĺÏ×÷£¬·þÎñºÍÖ§³Ö¹ã´óÆóÒµÓû§£¬¹¹ÖþÒÔ ¡° Áúо¼¼Êõ ¡± Ϊ»ù´¡µÄ ¡° ²úÒµÉú̬»·¾³ ¡± £¬×ö×ÔÖ÷µÄÐÅÏ¢²úÒµ£¬×ß×Ô¼ºµÄÐÅÏ¢»¯µÀ·¡£ ¡° Ê®ÄêíÂÈжÈÇå¿à£¬ Ò»³¯ÁÁ½£ÆÆµÐÕó¡£ ´ýµ½ÖлªÌÚ·ÉÈÕ£¬ ÇÒÈÃÊÀ½çÌýÁúÒ÷¡£ ¡± ±±¾©ÁúоÖпƼ¼Êõ·þÎñÖÐÐÄÓÐÏÞ¹«Ë¾½«ÒÔ×îÕæÖ¿µÄÈÈÇéºÍÈÏÕæÇóʵµÄ̬¶È»¶ÓÀ´×Ô¸÷½çµÄºÏ×÷»ï°é£¬ÊµÏÖ¹²Í¬µÄÔ¸¾°£¡ .
ÔְλµØÖ·£º
µã»÷½øÈëÔµØÖ·
´Ë¹«Ë¾ËùÓÐְλ
ÊÕ²ØÖ°Î»
ËÄÜÍÆ¼ö
¹ØÓÚÎÒÃÇ
©®
Ö°ÂöÐÂÎÅ
©®
ÁªÃ˺Ï×÷
©®
ÁªÏµÎÒÃÇ
©®
ÓÑÇéÁ´½Ó
©®
Òþ˽Ìõ¿î
Copyright©2005-2007, °æÈ¨ËùÓÐ WWW.JOBMET.COM
ICPÖ¤£º¾©ICP±¸06019556ºÅ